v

您的位置:VeryCD图书计算机与网络

图书资源事务区


《数字系统设计与SOPC技术》高清文字版[PDF]

  • 状态: 精华资源
  • 摘要:
    图书分类软件
    出版社西安交通大学出版社
    发行时间2012年10月1日
    语言简体中文
  • 时间: 2013/12/05 22:38:46 发布 | 2013/12/05 23:11:35 更新
  • 分类: 图书  计算机与网络 

sxdgy

精华资源: 488

全部资源: 494

相关: 分享到新浪微博   转播到腾讯微博   分享到开心网   分享到人人   分享到QQ空间   订阅本资源RSS更新   美味书签  subtitle
该内容尚未提供权利证明,无法提供下载。
中文名数字系统设计与SOPC技术
图书分类软件
资源格式PDF
版本高清文字版
出版社西安交通大学出版社
书号9787560543956
发行时间2012年10月1日
地区大陆
语言简体中文
简介

本书是高清文字版.非扫描.拒绝模糊.享受清晰!

无法下载的用户请到评论区一楼查看网盘地址!


IPB Image

内容介绍:

本书以FPGA和SOPC的设计技术为主线,介绍了采用Verilog HDL为硬件编程语言进行数字系统设计的方法和使用SOPC技术设计计算机应用系统的过程和方法。主要内容包括数字系统设计方法和步骤;EDA开发环境介绍;Verilog的语法及使用规则;常用组合和时序逻辑电路设计;计算机中运算器、存储器设计,直至设计RISC系统的计算机;SOPC系统基本知识与设计步骤;NIOS Ⅱ常用外设编程,用SOPC技术构建满足任务要求的计算机应用系统,达到对SOPC的灵活应用。

内容截图:

IPB Image



目录

第1章 FPGA数字系统设计9
1.1 数字系统设计方法简介9
1.2 FPGA结构和工作原理11
1.2.1 FPGA工作原理11
1.2.2 CycloneⅡ系列FPGA内部结构12
1.3 FPGA设计流程34
第2章 Verilog HDL程序设计37
2.1 Verilog HDL程序的基本结构37
2.1.1 模块端口定义38
2.1.2 模块内容38
2.2 Verilog HDL的数据类型39
2.2.1 常量39
2.2.2 变量41
2.3 Verilog HDL的运算符43
2.4 Verilog HDL的基本语句47
2.4.1 赋值语句47
2.4.2 条件语句49
2.4.3 循环语句50
2.4.4 结构声明语句52
2.4.5 编译预处理语句57
2.5 模块化程序设计59
第3章 EDA开发环境简介63
3.1 DE2
70开发板简介63
3.2 软件集成开发环境简介64
3.2.1 软件的安装64
3.2.2 驱动程序安装65
3.3 Quartus Ⅱ设计步骤66
3.3.1 设计介绍66
3.3.2 设计过程67
第4章 常用组合和时序逻辑电路设计85
4.1 编码器85
4.2 译码器88
4.2.1 二进制译码器88
4.2.2 十进制译码器90
4.2.3 七段译码器92
4.3 数据选择器和数据分配器94
4.3.1 数据选择器94
4.3.2 数据分配器95
4.4 数据比较器96
4.5 奇偶产生/校验电路98
4.6 触发器100
4.6.1 基本R
S触发器100
4.6.2 D触发器101
4.6.3 J
K触发器104
4.6.4 T触发器105
4.7 计数器106
4.7.1 常用二进制计数器106
4.7.2 可预置加减计数器111
4.7.3 特殊功能计数器112
4.8 寄存器115
4.8.1 基本寄存器115
4.8.2 移位寄存器117
4.9 分频器121
4.9.1 偶数分频器121
4.9.2 奇数分频器124
4.9.3 任意整数分频器126
第5章 运算器设计130
5.1 加法器130
5.1.1 常用加法器130
5.1.2 串行加法器131
5.1.3 超前进位加法器136
5.2 减法器140
5.3 乘法器141
5.3.1 原码乘法器141
5.3.2 补码乘法器142
5.3.3 阵列乘法器144
5.4 除法器149
5.4.1 原码除法器149
5.4.2 补码除法器152
5.4.3 阵列除法器155
第6章 存储器设计162
6.1 ROM162
6.1.1 ROM存储器原理162
6.1.2 ROM存储器设计与实现162
6.2 RAM163
6.2.1 RAM存储器原理163
6.2.2 RAM存储器设计与实现163
6.3 双端口存储器165
6.3.1 双端口存储器原理165
6.3.2 双端口存储器的设计与实现166
6.4 堆栈172
6.4.1 堆栈工作原理172
6.4.2 堆栈的设计与实现172
6.5 队列175
6.5.1 队列工作原理175
6.5.2 队列的设计与实现175
6.6 存储器驱动器179
第7章 模型机设计186
7.1 模型机概述186
7.2 RISC CPU简介186
7.2.1 基本特征和构成186
7.2.2 RISC CPU基本构成187
7.3 RISC CPU指令系统设计188
7.4 RISC CPU的数据通路图191
7.5 指令流程设计193
7.6 CPU内部各功能模块的设计与实现195
7.6.1 时钟发生器(clock)195
7.6.2 程序计数器(PC)197
7.6.3 指令寄存器(IR)199
7.6.4 地址寄存器(MAR)200
7.6.5 数据寄存器(MDR)202
7.6.6 寄存器组(Register Array)205
7.6.7 堆栈指针寄存器(SP)207
7.6.8 控制器(CU)208
7.6.9 算术逻辑运算单元(ALU)221
7.6.10 标志寄存器(FLAGS)227
7.7 RISC CPU设计228
7.8 模型机组成231
7.8.1 总线控制231
7.8.2 ROM232
7.8.3 RAM232
7.8.4 模型机构成233
7.8.5 模型机的样例程序236
第8章 SOPC系统设计241
8.1 IP核介绍241
8.1.1 IP核类型241
8.1.2 SOPC设计中的IP核241
8.2 NiosⅡ处理器简介242
8.2.1 NiosⅡ的特点242
8.2.2 NiosⅡ应用系统结构243
8.3 SOPC应用系统的开发244
8.3.1 SOPC应用系统开发步骤244
8.3.2 SOPC应用系统开发实例244
第9章 NIOSⅡ常用外设编程264
9.1 并行接口264
9.1.1 PIO寄存器描述264
9.1.2 PIO硬件配置265
9.1.3 PIO软件编程265
9.2 中断系统269
9.2.1 中断系统硬件配置269
9.2.2 中断系统软件编程271
9.3 定时器275
9.3.1 定时器寄存器描述275
9.3.2 定时器硬件配置276
9.3.3 定时器软件编程277
9.4 存储器扩展280
9.4.1 SRAM扩展280
9.4.2 SDRAM扩展291
9.4.3 Flash扩展296
9.5 SOPC应用综合实例300
9.5.1 多功能数字钟简介300
9.5.2 多功能数字钟硬件配置301
9.5.3 多功能电子钟软件编程303

正在读取……

这里是其它用户补充的资源(我也要补充):

暂无补充资源
正在加载,请稍等...

点击查看所有39网友评论

 

(?) [公告]留口水、评论相关规则 | [活动]每日签到 轻松领取电驴经验

    小贴士:
  1. 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  2. 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  3. 勿催片。请相信驴友们对分享是富有激情的,如果确有更新版本,您一定能搜索到。
  4. 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。
  5. 如果您发现自己的评论不见了,请参考以上4条。