v

您的位置:VeryCD图书计算机与网络

图书资源事务区


《CPU源代码分析与芯片设计及Linux移植》扫描版[PDF]

  • 状态: 精华资源
  • 摘要:
    图书分类硬件
    出版社电子工业出版社
    发行时间2007年04月
    语言简体中文
  • 时间: 2013/08/28 11:39:34 发布 | 2013/08/29 23:47:17 更新
  • 分类: 图书  计算机与网络 

ccyyf

精华资源: 368

全部资源: 374

相关: 分享到新浪微博   转播到腾讯微博   分享到开心网   分享到人人   分享到QQ空间   订阅本资源RSS更新   美味书签  subtitle
该内容尚未提供权利证明,无法提供下载。
中文名CPU源代码分析与芯片设计及Linux移植
图书分类硬件
资源格式PDF
版本扫描版
出版社电子工业出版社
书号ISBN: 9787121039843
发行时间2007年04月
地区大陆
语言简体中文
简介

IPB Image

内容简介:

本书全面系统地讲解了CPU的芯片设计技术。书中详细分析了开放源代码32位RISCCPU(or1200)的源代码、编译器的移植、Linux操作系统的移植,介绍了CPU源代码在FPGA上的实现方法,说明了CPU芯片的全定制设计方法。

作者不仅分析了源代码,而且进行了芯片设计实现,并详细讲述了设计方法。本书的内容全面、深入、系统,融入了作者长期的芯片设计经验,这使本书对开发人员更有实际的指导意义。

本书主要针对从事芯片设计的中高级读者及芯片设计工程师,也适合作为大学教材和参考书。

内容截图:

IPB Image

IPB Image



目录

第1章CPU构架概述
11.1计算机体系结构概述
11.1.1计算机系统分类
21.1.2微处理器概述
41.1.3处理器的性能度量
51.1.4RISCCPU的结构
51.2标量流水线技术
61.2.1流水线分类
71.2.2线性流水线的性能分析
81.2.3流水线相关
111.2.4OR1200CPU流水线
131.3超标量构架
141.3.1超标量流水线
151.3.2分支预测技术
161.3.3指令的动态调度
221.3.4存储器数据流技术
281.4超长指令构架
311.4.1概述 321.4.2RISC,CISC与VLIW构架的区别
321.4.3VLIW构架的编译器优化
341.5处理器介绍
361.5.1超标量处理器——Core微构架
361.5.2标量处理器实例
38第2章OR1200构架
422.1OpenRISC概述
422.1.1寻址模式
432.1.2位和字节次序
432.1.3寄存器集
442.1.4指令集及指令格式
472.1.5例外模型
552.1.6内存管理
582.1.7高速缓存模型和高速缓存一致性
602.1.8调试单元(可选)
622.1.9执行计数单元(可选)
632.1.10电源管理(可选)
632.1.11可编程中断控制器(可选)
632.1.12Tick定时器(可选)
642.2OR1200构架
642.2.1CPU/DSP核心
652.2.2数据和指令高速缓存
672.2.3数据与指令MMU
682.2.4可编程的中断控制器
702.2.5Tick定时器
712.2.6电源管理支持
712.2.7调试单元
712.2.8时钟与复位
722.2.9Wishbone接口
722.3OR1200核心寄存器
722.4OR1200的IO接口说明
732.5OR1200核心硬件配置
76第3章Wishbone片上总线
773.1概述
773.2基本特点
783.3接口信号定义
793.4Wishbone支持的互联类型
813.5Wishbone总线周期
823.5.1一般操作
823.5.2单次读/写周期
833.5.3块读周期
853.5.4块写周期
863.5.5RMW操作
873.5.6数据组织
883.6Wishbone寄存反馈总线周期
893.6.1周期的同步与异步结束方式之对比
893.6.2Wishbone寄存反馈周期结束方式
903.6.3突发结束
913.6.4地址不变突发
923.6.5地址增加突发
933.7Wishbone规范对IP文档的要求
943.8Wishbone从设备接口示例
943.8.1一台8位从设备
943.8.2一台32位RTL级随机3.8.2数生成器从设备
953.9Wishbone对RAM/ROM的支持
973.9.1Wishbone与RAM和ROM的互联
973.9.2Wishbone兼容的RAM和3.9.2Flash仿真模型
973.10Wishbone点到点连接示例
993.11Wishbone共享总线连接示例
993.12地址译码 1013.13仲裁器的设计
1023.14小结
103第4章CPU/DSP核心
1044.1CPU/DSP核心
1044.1.1CPU/DSP核心模块的接口
1044.1.2CPU/DSP源代码模块功能说明
1064.1.3CPU/DSP核心模块流水线
1074.1.4CPU/DSP核心寄存器说明
1074.1.5OR1200的数据流程
1084.2IF级 1094.2.1genpc源代码模块
1094.2.2if模块
1124.3ID级
1154.3.1ctrl模块接口说明
1154.3.2ctrl模块源代码分析
1174.4EX级
1264.4.1operandmuxes模块
1264.4.2alu模块
1294.4.3(乘法器)mult_mac模块
1344.5系统控制模块
1384.5.1sprs模块
1394.5.2cfgr模块
1474.5.3except模块
1504.5.4freeze模块
1584.6MA级(lsu模块)
1614.7WB级
1674.7.1wbmux源代码模块
......

正在读取……

这里是其它用户补充的资源(我也要补充):

暂无补充资源
正在加载,请稍等...

点击查看所有42网友评论

 

(?) [公告]留口水、评论相关规则 | [活动]每日签到 轻松领取电驴经验

    小贴士:
  1. 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  2. 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  3. 勿催片。请相信驴友们对分享是富有激情的,如果确有更新版本,您一定能搜索到。
  4. 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。
  5. 如果您发现自己的评论不见了,请参考以上4条。